CXL 2.0（Compute Express Link 2.0）

CXL 协议的第二代版本（2020 发布），基于 PCIe 5.0 物理层，首次支持内存池化（Memory Pooling） — 是 AI 服务器内存扩展的起点协议（据3-05）。

是什么

• 物理层：PCIe 5.0（32 GT/s/lane）
• 关键新增：
  • Switching：支持单层 CXL Switch，多 host 共享多 device
  • Pooling：内存池化 — 一组 CXL 内存模块可被多个 host 动态分配
  • 持久性/全局内存：device-attached memory 的一致性
• vs CXL 1.x：CXL 1.x 仅 point-to-point；CXL 2.0 加入 switch + pool

关键应用

1. CXL 内存扩展卡：基于 CXL MXC 的 AIC 卡，扩内存容量
2. 池化内存：传统利用率仅 40-60% → 池化后 70-90%
3. AI 推理大模型：把 KV-cache / weights 放到 CXL 内存

主要厂商

• 协议：Intel 主导 + CXL Consortium
• MXC 控制芯片：澜起科技 全球首发
• Switch / Retimer：Astera Labs / 澜起科技（合 96.9% PCIe Retimer）
• 内存模组：三星电子 / SK海力士

关键趋势

• 2024-25 开始规模化部署 — 早期采用方为云厂商和超算
• CXL 3.0 / CXL 3.1 演进 — 基于 PCIe 6.0，支持多层 switch + fabric

⚔ competitor:: LRDIMM ↑ up::CXL PCIe 5.0 PCIe Switch ↓ down::存储池化 内存解耦合 CXL MXC ∈ belongs_to::3-05-AI存储系统